EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

02237038

PUBLICATION DATE

19-09-90

APPLICATION DATE

09-03-89

APPLICATION NUMBER

01057292

APPLICANT: RICOH CO LTD;

INVENTOR:

KIYOHARA MASAO;


INT.CL.

H01L 21/336 H01L 21/76 H01L 27/092

H01L 27/112 H01L 29/784

TITLE

SEMICONDUCTOR DEVICE



ABSTRACT :

PURPOSE: To contrive the prevention of a dead copy without complicating a manufacturing process by a method wherein wirings or a channel region is formed by the implantation of a channel stopper or a well.

CONSTITUTION: When adjacent P+-diffused wirings 1 and 2 are connected to each other, a channel stopper (boron B), for example, is ion-implanted between the wirings 1 and 2 to form a channel stopper implanted region 3 and the wirings 1 and 2 are electrically connected through this region 3. The formation of the region 3 can be performed at the same time as the time of a channel stop region formation process and a well formation process, which are a normal process. The region 3 can not be read by simply observing and analyzing its surface configuration. Thereby, the prevention of a dead copy can be contrived without complicating a manufacturing process.

COPYRIGHT: (C)1990,JPQ&Japio

⑩日本国特許庁(JP)

11)特許出願公開

⑫公開特許公報(A)

平2-237038

®Int. Cl. 5 H 01 L 2 識別記号

庁内整理番号

❸公開 平成2年(1990)9月19日

H 01 L 21/336 21/76 27/092 27/112 29/784

S 7638-5F

8422-5F 8624-5F 7735-5F H 01 L 29/78 27/10 27/08 3 0 1 Y 4 3 3 3 2 1 A

審査請求 未請求 請求項の数 1

(全3頁)

夕発明の名称 半導体装置

②特 願 平1-57292

20出 願 平1(1989)3月9日

四発 明 者 清 原 雅 男 東京都大田区中馬込1丁目3番6号 株式会社リコー内

⑪出 顋 人 株式会社リコー 東京都大田区中馬込1丁目3番6号

3A AM 3

1.発明の名称

半導体装置

2.特許請求の範囲

チャネルストッパの注入又はウエルによって配 竣又はチャネル領域を形成して成る半導体装置。

3. 発明の詳細な説明

[産業上の利用分野]

本発明はMOSデバイスなどに適用して好適な 半導体装置に関する。

[従来の技術]

MOSデバイスはデッド・コピー (DEAD COPY) されることがある。それは、顕微鏡を使用して、 その表面形状を観察・解析し、回路を読み取るこ とによって行われる。

かかるデッド・コピーを防止する技術として、 ROMの分野ではコア (CORE) ROM技術が知られている。これは、ドレイン及びソース形成後に 所定のMOSトランジスタのチャネル領域に不純 物をイオン注入し、この所定のMOSトランジス タのスレッショルド電圧を高め、これがトランジ スタとして機能しないようにし、データ (コード) の書き込みを行うとするものである。

確かに、このコアROM技術によれば、動作時におけるMOSトランジスタのオン、オフ状態は表面形状の観察・解析によっては知ることができない。したがって、デッド・コピーを有効に防止することができる。

[発明が解決しようとする課題]

しかしながら、かかるコアROM技術においては、データ書き込みのためのイオン注入工程が付加されることになり、その分、プロセスが複雑化し、価格の上昇を招くという同題点があった。

本発明は、かかる点にかんがみ、ROMに限らず、プロセスを複雑化させることなく、デッド・コピーの防止を図ることができるようにした半導体装置を提供することを目的とする。

[課題を解決するための手段]

本発明による半導体装置は、チャネルストッパ の注入又はウエルによって配線又はチャネル領域


BEST AVAILABLE COPY

特別平2-237038 (3)

感を示す平面図、第3図はpMOSトランジスタ 間の接続状態を示す平面図、第4図はnMOSト ランジスタ間の接続状態を示す平面図、第5図は デプリーション型のnMOSトランジスタを示す 平面図である

- 1、2… P* 拡散配線 3…チャネルストッパ注入領域
- 4 、 5 ··· N * 拡散配線
 - 6 ··· N ウエル
 - 7.8…pMOSトランジスタ
 - 15…チャネルストッパ注入領域
- 16、17…nMÒSトランジスタ
 - 24…Nウエル
 - 25…デアリーション型の
 - 29…Nウエル

出題人 株式会社 リ コ ー



第5図